FPGA 模擬 6502 CPU 及 Apple ][
1
前言
2
在 PC 網頁上 執行 Apple II BASIC
3
看 6502 CPU 如何開機
4
用 FPGA 模擬 6502 開機
4.1
用 FPGA 模擬 6502 CPU
5
用 FPGA 來模擬 Ben Eater 的可調式 clock
5.1
單獨在 FPGA 上測試 clock source
5.2
整合 65C02 CPU 跟 clock source
5.3
整合 65C02 CPU 跟 clock source 之加強版
5.4
將 clock source 獨立成一個 VHDL entity module
6
整合 65C02 CPU 及 ROM / RAM
6.1
整合 65C02 CPU 及 ROM (使用 Block RAM)
6.2
將 ROM data out 與 CPU data_in, data_out 連接, 且設定為 tri-state
6.3
整合 65C02 CPU 及 RAM (使用 FPGA IP)
6.4
整合 65C02 CPU 及 RAM (使用 QMTech 板上的 RAM) - 待完成
附錄
A
Appendix A
Apple II 及 6502 CPU 相關資源
B
Appendix B
Marconi github
marconi1964@yahoo.com or
marconi.jiang@gmail.com
FPGA for 6502 and Apple II, hopefully Apple BASIC
Chapter 2
在 PC 網頁上 執行 Apple II BASIC
用 JavaScript 網頁模擬 Apple II
記得先按螢幕上的 RESET 鍵, 才可以進入 BASIC 畫面
參考附錄 §
A
有更多關於 Apple II 及 6502 CPU 更多的資源
可以參考
Apple BASIC 範例程式 - 包含簡單繪圖
:
